Bayern ist ein wichtiger Standort für die Halbleiter- und Mikroelektronikindustrie. Eine besondere Stärke liegt hierbei unter anderem im Chip-Design, das sowohl auf einer exzellenten Forschungslandschaft als auch auf innovativen Unternehmen in Bayern beruht.
h2> Impressionen
Fachtagung zur Chip-Entwicklung - Mehr Innovationen durch Chip-Design
Bayern ist ein wichtiger Standort für die Halbleiter- und Mikroelektronikindustrie. Eine besondere Stärke liegt hierbei unter anderem im Chip-Design, das sowohl auf einer exzellenten Forschungslandschaft als auch auf innovativen Unternehmen in Bayern beruht.
Das bayerische Halbleiternetzwerk, die Bavarian Chips Alliance, vernetzt Expertinnen und Experten entlang der gesamten Wertschöpfungskette und fördert den Wissenstransfer zwischen allen Akteuren im Halbleiter-Ecosystem. Es ist uns daher eine besondere Freude die Fachtagung „Chip-Entwicklung -Mehr Innovationen durch Chip-Design“ zu präsentieren. Diese findet im Rahmen des Bayerischen Chip-Design-Centers (BCDC) statt. Das BCDC ist eine neue Initiative von Fraunhofer AISEC, EMFT und IIS, um die Bedarfe der bayerischen Industrie noch stärker zu adressieren und den Zugang zu selbstdefinierten IC's zu erleichtern.
Seien Sie dabei und diskutieren Sie mit, wenn Experten aus dem Halbleiter-Ecosystem spannende Trends und Innovationen vorstellen.
Was erwartet Sie auf der Veranstaltung?
Vormittag
Am Vormittag steht die Übergabe des Förderbescheids für das BCDC durch das bayerische Staatsministerium für Wirtschaft, Landesentwicklung und Energie im Fokus. In diesem Rahmen wird das BCDC durch einen Überblicksvortrag sowie mit einer interaktiven Ausstellung der Projektsäulen vorgestellt: Aus- und Weiterbildung, Supply Chain sowie das IC-Ökosystem mit aktuell vier Business Plattformen.
Damit soll der Austausch zwischen Firmen und Experten sowie den Akteuren des BCDC gefördert werden. Die Teilnehmerinnen und Teilnehmer haben dabei die Möglichkeit ihre Interessen und konkreten Bedarfe z.B. an selbstdefinierten IC's zu adressieren und diese entsprechend im BCDC zu platzieren.
Nachmittag
Am Nachmittag steht eine zweiteilige Fachtagung auf der Agenda, um aktuelle Trends im Chip-Design sowie inspirierende Projektbeispiele aufzuzeigen. Folglich umfasst der erste Teil Vorträge zum Thema „Welche Möglichkeiten bietet KI on Chips?“ und im zweiten Teil werden ASICs in ihrer konkreten Anwendung präsentiert.
Im Rahmen der interaktiven Ausstellung, beim Buffet in der Mittagspause sowie beim Kaffee am Nachmittag bieten sich zudem ausreichend Möglichkeiten für den individuellen Austausch und die Vernetzung mit Experten entlang der gesamten Wertschöpfungskette.
Begrüßung durch Bayern Innovativ für die Bavarian Chips Alliance
Dr. Rainer Seßner Geschäftsführer I CEO, Bayern Innovativ GmbH, Nürnberg
Begrüßung durch die Fraunhofer Institute
Prof. Dr. Alexander Martin Institutsleiter, Fraunhofer-Institut für Integrierte Schaltungen IIS
Prof. Dr. Georg Sigl Insitutsleiter, Fraunhofer-Institut für Angewandte und Integrierte Sicherheit AISEC
Prof. Dr. Christoph Kutter Institutsleiter, Fraunhofer-Institut für Mikrosysteme und Festkörper-Technologien EMFT
Grußwort Bayerischer Staatsminister für Wirtschaft, Landesentwicklung und Energie
Hubert Aiwanger Bayerischer Staatsminister für Wirtschaft, Landesentwicklung und Energie
Bescheidübergabe für das Bayerische Chip-Design-Center durch Staatsminister Hubert Aiwanger
Vortrag zum Bayerischen Chip-Design-Center
Dr. Thorsten Edelhäußer Leiter Bayerisches Chip-Design-Center, Fraunhofer-Institut für Integrierte Schaltungen IIS
„Speed-Dating“ Projektsäulen und Business Plattformen des Bayerischen Chip-Design-Centers
Meet & Greet bei Fingerfood in der Ausstellung
Keynote: Fachkräftegewinnung für die Mikroelektronik Agenda Deutschland
Prof. Dr. Jörg Schulze Institutsleiter, Fraunhofer-Institut für Integrierte Systeme und Bauelementetechnologie IISB, Erlangen
Fachvorträge zum Thema „Welche Möglichkeiten bietet KI on Chips"
AIML @ the edge enabling new applications
Wolfgang Furtner Distinguished Engineer System Architecture, Infineon Technologies AG
Weitere Infos
Der Vortrag stellt Anwendungen vor, die durch die Beschleunigung neuronaler Netze am Rande des Systems möglich werden. Es werden die architektonischen Optionen und Kompromisse für die Implementierung in SoC angesprochen. Außerdem werden die Anforderungen an das Ökosystem für eingebettetes neuronales Computing diskutiert.
HW/SW/AI Co-Design for EdgeAI Applications
Dr. Sebastian Vogel Director AI Competence Center, NXP Semiconductors
Weitere Infos
Zunächst werden Beispiel-Applikationen für EdgeAI vorgestellt und Ressourcen-Limitierungen besprochen. Insbesondere hinsichtlich der Ressourcen-Limitierungen wird dann auf HW/SW/AI-Co-Design eingegangen. Zuletzt stellt der Vortrag NXPs Hard- und Software Lösungen vor.
Kaffeepause und Vernetzung
Fachvorträge zum Thema "Anwendungen von ASICs"
Life as a Munich-based RISC-V design service company
Massimiliano Giacometti Gründer, PlanV GmbH
Vorteile proprietärer ASICs - Hall-Sensoren in der Praxis
Jan Heuser Director Sales & Project Management, AST (Advanced Sensor Technologies) International GmbH
Keynote: ASIC design is expensive, why bother?
Thomas Heurung Technical Director EMEA, Siemens Digital Industries Software