Barrierefreiheit
Sprache
Event
4. Fachtagung Chip-Entwicklung - KI im Chipdesign
25. März 2026
10:00 - 17:00 Uhr
Das Bayerische Chip-Design-Center (BCDC) lud herzlich zur 4.Fachtagung zur Chip-Entwicklung ein, die in Zusammenarbeit mit der Bavarian Chips Alliance stattfand. Diese Veranstaltung richtete sich an alle Interessierten im Bereich IC-Design sowie aus dem Halbleiter-Ökosystem.
Das Bayerische Chip-Design-Center (BCDC) setzt sich dafür ein, die Chipdesign-Fähigkeiten in Bayern weiter auszubauen und Unternehmen, insbesondere Start-ups und KMUs, einen einfacheren Zugang zum Chipdesign und den notwendigen Lieferketten zu ermöglichen. Am Mittwoch, den 25. März 2026 erlebten Teilnehmer am Fraunhofer IIS in Erlangen-Tennenlohe einen spannenden Tag zum Thema "KI im Chipdesign".
Die Teilnahme war kostenfrei.
Am Vormittag erhielten Teilnehmer einen umfassenden Einblick in moderne EDA-Tools, die durch Künstliche Intelligenz unterstützt werden. Verschiedene EDA-Anbieter, wie z. B. Cadence Design Systems oder Siemens Digital Industries Software, präsentierten ihre verfügbaren Lösungen, erläuterten die angebotenen Funktionen und zeigten, welchen Mehrwert diese Tools im IC-Designprozess bieten können.
Am Nachmittag bot sich die Gelegenheit, aus erster Hand zu erfahren, wie KI-gestützte Anwendungen in echten Projekten zum Einsatz kommen. Dabei standen Praktiken, erzielte Effizienzsteigerungen und der konkrete Nutzen für Anbieter und Nutzer von IC-Design im Mittelpunkt.
Die Pausen und das Get-together wurden genutzt, um sich mit Fachleuten aus der Branche zu vernetzen und wertvolle Kontakte zu knüpfen.
Grußwort von Prof. Dr.-Ing. Giovanni Del Galdo, Institutsleitung Fraunhofer IIS
Session 1: KI-basierte EDA-Tools im Chipdesign: Technologien und Nutzenpotenziale
KEYNOTE
AI and Semiconductors: Where Growth Comes From and Where Value Accrues
Dr. Ondrej Burkacky, Managing Director Semiconductor, MGX
Vorträge
Agentic AI: ushering into a new era of chip design
Klaus Cerny, Senior Account Technical Executive, Cadence Design Systems
AI - Lowering the Barrier to Silicon
Thomas Heurung, Technical Director EMEA, Siemens Digital Industries Software
The Impact of AI on Digital Back-End IC Design
Dr. Tobias Bjerregaard, Executive Director, AI , Synopsys Inc
Networking & Fingerfood
Session 2: Anwenderperspektive: KI-gestützte EDA-Tools im Einsatz
KEYNOTE
AI-Driven Chip Design – Accelerating Development Performance
Dr. Nico Wolf, Director | Head of High Tech/Silicon Engineering, Capgemini Engineering SA
Vortrag
The Future of Competitive Analog Design: A Research Perspective on AI Agents
Dr. Andrea Bonetti, Technical Lead and Team Manager, Sony AI
Kaffeepause
Session 3: Tools zur IC-Design-Optimierung
Vorträge
From Ground Truth to Trust: The Vital Role of Formal Verification in the Age of AI
Dr.-Ing. Mo Fadiheh, Head of R&D, LUBIS EDA GmbH
AI-Assisted HDL: What Works, What Breaks, and How to Control Risk
Lieven Lemiengre, Product Manager, Sigasi nv
AI Driven Analog Optimisation
David Conochie, Chief Sales Officer, IC Optimize ApS
Wrap Up und Ausblick
Verabschiedung mit abschließendem Get-together
Die Vorträge finden in deutscher und englischer Sprache statt.
Moderation: Dr. Denise Müller-Friedrich, Bereichsleitung Smart Sensing and Electronics, Fraunhofer IIS
