Beyond Silicon 2026: The Future of Computing

Dieser Vortrag stellt Quandelas photonische Quantencomputing-Plattform vor und behandelt sowohl die aktuell eingesetzten Quantenprozessoren (QPUs) als auch die Roadmap hin zu fehlertolerantem Quantencomputing (FTQC). Dabei werden die Grundlagen photonischer Architekturen, aktuelle experimentelle und technologische Fortschritte sowie der Zugang zu diesen Systemen über Cloud-Infrastrukturen erläutert.

Im weiteren Verlauf werden Anwendungsklassen betrachtet, die mit kurzfristig verfügbaren photonischen Quantensystemen adressiert werden können, mit besonderem Fokus auf hybride Ansätze, die Quantencomputing und künstliche Intelligenz kombinieren. Es wird aufgezeigt, wie Verfahren des Quantum Machine Learning photonische Prozessoren in Verbindung mit klassischen Methoden nutzen können, um neue Rechenparadigmen zu ermöglichen, und es werden konkrete Anwendungsbeispiele sowie aktuelle Entwicklungen im Bereich hybrider Quantum AI vorgestellt.

An der TH Nürnberg entwickeln wir Verfahren zur Auslegung, Simulation und Herstellung mikrooptischer Elemente mittels Multiphotonen-Polymerisation und Femtosekunden-Laser-Materialbearbeitung.

Das Know-how zur Herstellung optischer Schnittstellen zwischen PICs, Single-Mode-Fasern und Quantencomputern kann von quantenoptischen Anwendungen auf ein breiteres Anwendungsspektrum übertragen werden, beispielsweise auf photonische Chip-Architekturen.

Moderne Computer sind nach wie vor durch den Von-Neumann-Flaschenhals gefesselt, den unaufhörlichen Datenstau zwischen Prozessor und Speicher, der die Geschwindigkeit und Effizienz des maschinellen Denkens begrenzt. Optisches Computing durchbricht diese Barriere, indem es elektronische Transistoren und Speicher durch ihre photonischen Gegenstücke ersetzt und es ermöglicht, Daten in Form von Licht zu speichern und zu verarbeiten. Diese Verbindung aus optischem Speicher und digitalem optischen Logiksystem erschließt das wahre Potenzial des symbolischen Schlussfolgerns, jener strukturierten, regelbasierten Intelligenz, die über die heutige KI hinausgeht.

Da sich die digitale Transformation branchenübergreifend beschleunigt, sind Glasfasernetzwerke zum Rückgrat der modernen Geschäftskommunikation und kritischen Infrastrukturen geworden – darunter Stromnetze, Finanzsysteme, Verkehrsnetze, das Gesundheitswesen und die Telekommunikation. Ihre enorme Bandbreite, geringe Latenz und ihre physikalischen Eigenschaften machen sie zum bevorzugten Medium für die schnelle Datenübertragung über große Entfernungen. Doch mit der zunehmenden Abhängigkeit von diesen Netzwerken wächst auch die Dringlichkeit, sie vor einer sich ausweitenden Bedrohungslandschaft zu schützen, darunter die einschneidendste Herausforderung am Horizont: der Aufstieg des Quantencomputings.

Seit mehr als einem Jahrzehnt bemühen sich Entwickler neuromorpher Chips und Anwendungsingenieure darum, die „Killer-App“ für neuromorphe Technologien zu finden und auf den Markt zu bringen. Mit dem Aufkommen kommerzieller neuromorpher neuronaler Beschleuniger und neuromorpher Sensoren sind das Bewusstsein und die Akzeptanz gestiegen, jedoch nicht die Einführung. Die Identifizierung von Schwachstellen in aktuellen Systemen, die Verbesserung von SW- und HW-Schnittstellen für eine verbesserte Interoperabilität der neuromorphen Technologie und robuste Benchmarks ebnen endlich den Weg für die industrielle Einführung der neuromorphen Technologie. Anhand mehrerer Erfolgsgeschichten stellen wir ein mögliches „Rezept” für die Entwicklung von Referenzdesigns vor, den nächsten Schritt hin zu einer pragmatischen und optimierten Integration von neuromorpher Sensorik und Datenverarbeitung in industrielle Anwendungen.

Neuromorphes Computing und spikende neuronale Netze waren lange Zeit ein akademisches Thema, da keine Hardware für industrielle Anwendungen verfügbar war. Die seit kurzem verfügbare kommerzielle Hardware hat das Interesse an dieser besonders energie- und latenzeffizienten Technologie geweckt. Es wird präsentiert eine Sammlung von Projektergebnissen mit hoher industrieller Relevanz und starker neuromorpher Eignung, die sich über die Bereiche Automobil, Robotik, Sport, Raumfahrt, Telekommunikation und Kunst erstrecken.

Die auf dem Markt erhältlichen KI-Beschleuniger in der klassischen von-Neumann-Architektur, beispielsweise für Edge Sensorics und Edge Computing, verarbeiten digitale Daten, verbrauchen mehr als 90% der Energie für den Datenaustausch zwischen Prozessor und Speichereinheit und sind nicht echtzeitfähig. Im Vergleich zu klassischen KI-Beschleunigern weisen KI-Beschleuniger mit der Speichereinheit sehr nah am Prozessor einen um 30 % reduzierten Energieverbrauch und eine reduzierte Latenz auf.
Eine Lösung des Problems des exponentiellen globalen Anstiegs von Datenmengen und der damit verknüpften Rechenleistung sowie die zunehmende Komplexität von KI-Trainingsalgorithmen erfordert jedoch weitere grundlegende Durchbrüche in der Hardware für KI-Beschleuniger. So kommen in neuen KI-Beschleunigern ReRAM-Memristor-Xbars zum Einsatz. Memristoren sind rekonfigurierbare, nichtflüchtige Speicherzellen, mit denen man beispielsweise die Funktion von Gewichten in neuronalen Netzen nachbilden kann.
Der hier vorgestellte analoge BFO-Memristor [1-5] ist einer der wenigen Memristoren mit kontinuierlichem Speicher und zeitlich getrennten Lese- und Schreibvorgängen zur Datenspeicherung und -verarbeitung in derselben Memristor-Zelle [6]. Es wird erörtert, warum BFO-Memristoren vielversprechend für KI-Beschleuniger mit niedrigem Energieverbrauch und geringer Latenz sind, z. B. für autonomes Fahren, Überwachung und Robotik.

1) Y. Shuai, S. Zhou, D. Bürger, M. Helm, H. Schmidt, J. Appl. Phys. 109, 124117 (2011).
2) T. You, Y. Shuai, W. Luo, N. Du, D. Bürger, I. Skorupa, R. Hübner, S. Henker, C. G. Mayr, R. Schüffny, T. Mikolajick, O.G. Schmidt, H. Schmidt, Adv. Funct. Mat. 24, 3357-3365 (2014).
3) N. Du, M. Kiani, C.G. Mayr, T. You, D. Bürger, I. Skorupa, O.G. Schmidt, H. Schmidt, Front. Neurosci. 9, 227 (2015).
4) N. Du, X. Zhao, Z. Chen, B. Choubey, M. Di Ventra, I. Skorupa, D. Bürger, H. Schmidt, Front. Neurosci. 15, 660894 (2021).
5) S. V. Vegesna, V. R. Rayapati, H. Schmidt, Phys. Rev. Applied 22, 034028 (2024).
6) H. Schmidt, J. Appl. Phys. 135, 200902 (2024).
 

Ein Smartphone im Standby-Modus verbraucht mehr Energie als das Gehirn, das de facto Berechnungen leicht durchführt, die einen herkömmlichen Computerchip sehr stark beanspruchen. Angesichts der enormen Energie, die aktuelle generative KI-Modelle mittlerweile verbrauchen, steht die Frage im Raum, ob biologische Systemen solche Aufgaben effizient lösen können. Reply arbeitet dazu mit Cortical Labs und der Universität Mailand zusammen, um praktische Erfahrungen mit dieser Rechenmethode zu zu sammeln. Aus diesen Erkenntnissen heraus werden wir den technischen Aufbau des Geräts vorstellen und erläutern, wie man auf die neuronale Aktivität des Chips zugreifen kann. Außerdem werden wir das Trainingsparadigma vorstellen und über unsere Erfahrungen mit dem Lernen des Spiels „Pong“ berichten. Die Ergebnisse haben bei uns Zweifel geweckt, ob Lernen die vielversprechendste und naheliegendste Anwendung ist. Daher schlagen wir einen Ansatz vor, das System als Schnittstelle für die Verarbeitung biologischer Daten zu nutzen.